2022年2月末,有著“集成電路國際奧林匹克盛會”之稱的IEEE國際固態(tài)電路會議(International Solid-State Circuits Conference, ISSCC)圓滿舉辦。ISSCC是世界學(xué)術(shù)界和企業(yè)界公認(rèn)的集成電路設(shè)計領(lǐng)域最高級別會議。
在此次會議上,北京大學(xué)集成電路學(xué)院與人工智能研究院黃如院士——燕博南助理教授課題組關(guān)于存內(nèi)計算的的學(xué)術(shù)文章《A 1.041Mb/mm2 27.38TOPS/W Signed-INT8 Dynamic Logic Based ADC-Less SRAM Compute-In-Memory Macro in 28nm with Reconfigurable Bitwise Operation for AI and Embedded Applications》收錄于“Session 11 存內(nèi)計算與SRAM”專題(文章號11.7)。
此工作提出高效的無ADC架構(gòu)SRAM存內(nèi)計算加速引擎,基于28nm工藝搭建模塊可以達到27.38TOPS/W@INT8的高能效比,同時實現(xiàn)高達1.041Mb/mm2密度,達到國際領(lǐng)先指標(biāo)并實現(xiàn)技術(shù)突破。
該工作合作者有北京蘋芯科技有限公司、NeoNexus Group與杜克大學(xué)。課題組獲得了北京大學(xué)人工智能研究院、北京蘋芯科技等資助。
下附本工作與課題組的簡介:
全數(shù)字型存內(nèi)計算技術(shù)路線
此工作實現(xiàn)了28nm 技術(shù)節(jié)點的32Kb無 ADC的SRAM存內(nèi)計算加速單元,由動態(tài)邏輯計算電路替代傳統(tǒng)模數(shù)轉(zhuǎn)換或CMOS靜態(tài)邏輯,達到高能效比與面效比。同時由分布于存儲器陣列內(nèi)的可重構(gòu)本地處理單元(Reconfigurable Local Process Units,RLPU)實現(xiàn)bitcell級的數(shù)組邏輯運算,并拓展至向量矩陣相關(guān)計算(VHP/VMM),在核心指標(biāo)方面相較于傳統(tǒng)架構(gòu)具備數(shù)量級優(yōu)勢,為存內(nèi)計算技術(shù)的實際產(chǎn)業(yè)化應(yīng)用部署奠定堅實基礎(chǔ)。
存內(nèi)計算芯片演示
存內(nèi)計算芯片主要用于深度學(xué)習(xí)網(wǎng)絡(luò)中海量乘加計算的加速。課題組還利用原型芯片進行了常見的神經(jīng)網(wǎng)絡(luò)的實際演示,在ISSCC的演示環(huán)節(jié)受到廣泛好評。演示視頻鏈接:
https://www.bilibili.com/video/BV15b4y1H7gP
黃如院士-燕博南助理教授課題組簡介
燕博南助理教授, 2020年于美國杜克大學(xué)獲得電子與計算機博士學(xué)位,后入職北京大學(xué)人工智能研究院從事人工智能與芯片交叉方向研究。主要研究方向包括:
· 新興存儲器集成電路設(shè)計
· 存算一體化電路與系統(tǒng)
· 人工智能計算機微架構(gòu)
課題組常年招收志在探索未知、勇于創(chuàng)新的本科生與研究生,合作與招生相關(guān)問題請直接聯(lián)系Email:bonanyan@pku.edu.cn。
ISSCC會議介紹
ISSCC(IEEE International Solid-State Circuits Conference,國際固態(tài)電路會議),是世界學(xué)術(shù)界和企業(yè)界公認(rèn)的集成電路設(shè)計領(lǐng)域最高級別會議,被認(rèn)為是集成電路設(shè)計領(lǐng)域的“奧林匹克大會”。世界上第一個TTL電路、世界上第一個8位微處理器、世界上第一個1Gb的DRAM、世界上第一個GHz微處理器、世界上第一個多核處理器等眾多集成電路歷史上里程碑式的發(fā)明都在該會議上首次披露。自1954年以來,該會議已經(jīng)成功舉辦68屆。本次存內(nèi)計算論文入選意味著此項核心技術(shù)已達到國際領(lǐng)先水平,得到了學(xué)術(shù)界的頂會認(rèn)可,代表了芯片領(lǐng)域新的前進方向,在AI技術(shù)應(yīng)用程度不斷提升的今天,存內(nèi)計算擁有巨大的發(fā)展前景。
您填的信息已提交,老師會在24小時之內(nèi)與您聯(lián)系
如果還有其他疑問請撥打以下電話