2024年南京理工大學(xué)非全日制研究生招生考試《數(shù)字電路》考試大綱

　　一. 考試內(nèi)容

　　1. 數(shù)字邏輯基礎(chǔ)

　　(1) 常用數(shù)制 二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)及其轉(zhuǎn)換。

　　(2) 幾種簡(jiǎn)單的編碼 BCD 碼：8421 碼、5421 碼、2421 碼、余 3 碼；格雷碼。

　　(3) 基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算 與、或、非、與非、或非、與或非、異或、同或。

　　(4) 基本邏輯定律和規(guī)則 邏輯函數(shù)的相等,基本邏輯定理,邏輯代數(shù)的三條規(guī)則,常用公式。

　　(5) 邏輯函數(shù)的標(biāo)準(zhǔn)形式 與-或式和或-與式，兩種標(biāo)準(zhǔn)形式，真值表和邏輯函數(shù)式。

　　(6) 邏輯函數(shù)的化簡(jiǎn) 公式化簡(jiǎn)法，卡諾圖化簡(jiǎn)法。

　　(7) 不完全確定的邏輯函數(shù)及其化簡(jiǎn)

　　2. 邏輯門(mén)電路

　　(1) 晶體管開(kāi)關(guān)特性 半導(dǎo)體二極管開(kāi)關(guān)特性，半導(dǎo)體三極管開(kāi)關(guān)特性，MOS 管開(kāi)關(guān)特性。

　　(2) TTL 門(mén)電路 TTL 與非門(mén)典型電路及其工作原理、電壓傳輸特性、靜態(tài)輸入和輸出特性、動(dòng)態(tài)特性。

　　(3) 其他類(lèi)型的 TTL 門(mén) OC 門(mén)、三態(tài)輸出門(mén)電路結(jié)構(gòu)、工作特性。

　　(4) MOS 門(mén)電路 各種 NMOS 門(mén)電路的電路結(jié)構(gòu)，各種 CMOS 門(mén)電路的電路結(jié)構(gòu),CMOS 集成電路的特點(diǎn)。

　　(5) TTL 與 CMOS 電路的接口。

　　3. 組合邏輯電路

　　(1) 由門(mén)電路構(gòu)成的組合電路的分析和設(shè)計(jì)組合電路的一般分析方法, 組合電路的一般設(shè)計(jì)方法。

　　(2) 由中規(guī)模集成電路構(gòu)成的組合邏輯電路自頂向下的模塊化設(shè)計(jì)方法。

　　(3)二進(jìn)制、二-十進(jìn)制編碼器的電路結(jié)構(gòu)，通用編碼器集成電路的擴(kuò)展和應(yīng)用.

　　(4)二進(jìn)制、二-十進(jìn)制譯碼器的電路結(jié)構(gòu)，通用譯碼器集成電路的擴(kuò)展，利用譯碼器構(gòu)成組合邏輯電路，LED 顯示器，顯示譯碼器的設(shè)計(jì)和應(yīng)用。

　　(5)數(shù)據(jù)選擇器電路設(shè)計(jì)，通用數(shù)據(jù)選擇器集成電路的擴(kuò)展，利用數(shù)據(jù)選擇器構(gòu)成組合邏輯電路。

　　(6)數(shù)據(jù)分配器的構(gòu)成和應(yīng)用。

　　(7)半加器和全加器電路結(jié)構(gòu)，高速加法器電路，加法器應(yīng)用(如碼轉(zhuǎn)換器、減法器、十進(jìn)加法器等)。

　　(8)數(shù)值比較器電路結(jié)構(gòu)，多位數(shù)值比較器的構(gòu)成。

　　4. 時(shí)序邏輯電路

　　(1) 時(shí)序邏輯電路的基本概念，時(shí)序邏輯電路的結(jié)構(gòu)模型，狀態(tài)表，狀態(tài)圖。

　　(2) 存儲(chǔ)器件，鎖存器的電路結(jié)構(gòu)和工作原理(門(mén)控 RS 鎖存器、RS 鎖存器、D 鎖存器)；觸發(fā)器的電路結(jié)構(gòu)和工作原理(主從 RS 觸發(fā)器、主從 D 觸發(fā)器、主從 JK觸發(fā)器、維持阻塞D 觸發(fā)器、CMOS 邊沿觸發(fā)器)；觸發(fā)器邏輯功能轉(zhuǎn)換，觸發(fā)器應(yīng)用。

　　(3) 由小規(guī)模集成電路構(gòu)成的時(shí)序邏輯電路的分析和設(shè)計(jì) 同步時(shí)序邏輯電路的分析；同步時(shí)序邏輯電路的設(shè)計(jì)。

　　(4) 由中規(guī)模集成電路構(gòu)成的時(shí)序邏輯電路計(jì)數(shù)器電路設(shè)計(jì)(同步二進(jìn)制計(jì)數(shù)器、異步二進(jìn)制計(jì)數(shù)器、二進(jìn)制可逆計(jì)數(shù)器、同步十進(jìn)制計(jì)數(shù)器、異步十進(jìn)制計(jì)數(shù)器)，利用通用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器；寄存器和移位寄存器電路結(jié)構(gòu)和常用集成電路，移位寄存器應(yīng)用；環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器的設(shè)計(jì)和應(yīng)用。

　　(5) 序列信號(hào)發(fā)生器設(shè)計(jì) 計(jì)數(shù)型，移位型 。

　　5. 存儲(chǔ)器和可編程邏輯電路

　　(1) 存儲(chǔ)器 ROM 的結(jié)構(gòu)及應(yīng)用,PROM 的應(yīng)用；RAM 的結(jié)構(gòu),RAM 容量的擴(kuò)展。

　　(2) 可編程邏輯器件 PLD 器件的陣列圖；PAL 的基本結(jié)構(gòu), PAL 的主要特點(diǎn)；GAL 的基本結(jié)構(gòu), GAL 的主要特點(diǎn)。

　　6. 脈沖信號(hào)的產(chǎn)生與整型

　　(1) 555 定時(shí)器 555 定時(shí)器的電路結(jié)構(gòu)和邏輯功能。

　　(2) 施密特觸發(fā)器 用 555 定時(shí)器構(gòu)成施密特觸發(fā)器，集成施密特觸發(fā)器的特性，施密特觸發(fā)器的應(yīng)用。

　　(3) 單穩(wěn)態(tài)觸發(fā)器 用 555 定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器, 用施密特觸發(fā)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器,集成單穩(wěn)態(tài)觸發(fā)器的應(yīng)用。

　　(4) 多諧振蕩器 用 555 定時(shí)器構(gòu)成多諧振蕩器,用施密特觸發(fā)器構(gòu)成多諧振蕩器。

　　7. 數(shù)模和模數(shù)轉(zhuǎn)換

　　(1) D/A 轉(zhuǎn)換器 D/A 轉(zhuǎn)換器的基本原理和主要技術(shù)參數(shù)，集成 D/A 轉(zhuǎn)換器應(yīng)用。

　　(2) A/D 轉(zhuǎn)換器 A/D 轉(zhuǎn)換器的基本原理和主要技術(shù)參數(shù)，集成A/D 轉(zhuǎn)換器應(yīng)用。

　　二.題型

　　選擇、填充、電路分析、電路設(shè)計(jì)、電路修改等。

　　三.考試方式

　　閉卷筆試。

　　四.參考書(shū)

　　1. 蔣立平. 數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì)(第 3 版).北京:電子工業(yè)出版社,2019.1

　　2. 閻石. 數(shù)字電子技術(shù)基礎(chǔ)(第 6 版).北京:高等教育出版社,2016.4

　　3. Nelson VP 等. Digital Logic Circuit Analysis and Design.北京:清華大學(xué)出版社